Информация о статье журнала "Информатика"
Построение тестов и верификация потоковых моделей цифровых устройств на языке VHDL'
Золоторевич Л. А.
1
- Белорусский государственный университет Минск
УДК: 519.873:519.718.7
Статья поступила: 16.03.2012
Реферат:
Предлагается единый подход к верификации проектов и направленному построению тестов контроля СБИС, представленных в потоковом виде на уровне RTL на языке VHDL с использованием арифметических, логических операторов и оператора If. Задача построения тестов и верификации проектов решается на основе КНФ-выполнимости некоторой системы булевых функций.
|